台积电、应用材料、Synopsys纷纷加入战团，芯片业开挂模式升级

图片地址：https://images.tmtpost.com/uploads/images/2022/06/deeec630e846b9a99482e0198ae79d34_1656501912.jpeg

图片来源@视觉中国文｜半导体产业纵横根据摩尔定律，每一代全新制程节点都会使晶体管密度增加一倍，而这一增速是提升芯片性能和降低制造成本两者妥协的结果。随着晶体管尺寸达到量子级别，仅依靠制程微缩带来的能效增益将被短沟道效应等副作用抵消，因此，需要其它技术优化手段，以用于芯片设计和制造。其中一种技术路线是对晶体管结构进行创新，如应变调控、HKMG和新型器件结构；另一种路线是通过设计与工艺协同优化（Design-Technology Co-Optimization，DTCO）来实现芯片面积的缩小的同时，提升性能，并降低功耗水平。目前，DTCO已经成为实现先进制程节点性能目标的基本实现路径之一，台积电在其技术资料中多次提到，DTCO对5nm制程芯片性能提升的贡献超过了40%。之所以提出DTCO，主要是因为越来越多的IC设计工程师遇到了同样的问题和挑战，即无论是在电路设计、物理设计，还是应用层面，都会引发影响整个系统的新问题：工程师可以像以